

PAT-NO:

JP355065473A

DOCUMENT-IDENTIFIER: JP 55065473 A

TITLE:

NONVOLATILE SEMICONDUCTOR

MEMORY DEVICE

PUBN-DATE:

May 16, 1980

INVENTOR-INFORMATION:

NAME

SATO, NOBORU

ASSIGNEE-INFORMATION:

NAME

**COUNTRY** 

**NEC CORP** 

N/A

APPL-NO: JP5

Љ53139692

APPL-DATE:

November 13, 1978

INT-CL (IPC): H01L029/78, G11C011/40, H01L027/10

US-CL-CURRENT: 257/E29.309, 438/278, 438/396, 438/694, 438/763, 438/FOR.385, 438/FOR.395

# ABSTRACT:

PURPOSE: To make write and erase feasible at low voltage and also to prolong memory retention period by forming tungsten oxide in molecularity on the interface of SiO<SB>2</SB> film and Si<SB>3</SB>N<SB>4</SB> film.

CONSTITUTION: Tungsten oxide is chiefly WO<SB>2</SB> or WO or a mixture thereof. These are distributed on the interface of SiO<SB>2</SB> film 4 and Si<SB>3</SB>N<SB>4</SB> film 5 at 8&times;10<SP>14</SP>&sim;2&times;10<SP>16</SP> atoms/cm<SP>3</SP> or so.
Tungsten oxide is strong in bonding strength with the films 4, 5, and from raising temperatures of an Si substrate 1 up to 780&sim;820&deg;C at forming the Si<SB>3</SB>N<SB>4</SB> film 5, a better crystallinity is obtainable for SiO<SB>2</SB> film 4. A resistivity of the Si<SB>3</SB>N<SB>4</SB> film is

thus improved, a stored charge is prevented from leaking to the gate terminal

side, thereby prolonging a memory retention period. Further the discharge

injected from the substrate 1 is caught at a large unit of the interface of the

films 4, 5 and thus prevented from being distributed in the film 5. Write or erase efficiency is therefore improved and a low-voltage high-speed operation is secured.

COPYRIGHT: (C)1980,JPO&Japio

# (3) 日本国特許庁 (JP)

①特許出願公開

# ⑫公開特許公報(^)

昭55-65473

60)nt. Cl.3

織別記号 101 庁内整理番号 6603--5F 7010--5B 砂公開 昭和55年(1980)5月16日

H 01 L 29/78 G 11 C 11/40 H 01 L 27/10

7010—5 B 7210~-5 F 発明の数 1 審査請求 未請求

(全 3 頁)

# 60不掉発性半導体記憶装置

创特

麻 昭53-139692

砂出

額 昭53(1978)11月13日

炒発 明 者 佐藤昇

東京都港区芝五丁目33番1号日

本電気株式会社内

彻出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

⑩代 理 人 弁理士 井出直孝

#### 明 網 智

## 1. 発明の名称

不探免性半導体記憶藥質

#### 2 特許助求の範囲

(1) シリコン半帯体素板上にシリコン酸化膜をよびシリコン製化膜からなる二層起線層を備えた不 類発性半導体配位数数において、上記シリコン酸 化駅と上記シリコン家化膜との界面に酸化タング ステンが分子状に形成された得難を特徴とする不 揮発性半導体記憶数置。

### 3 発射の評細な説明

本発明はシリコン半導体券板上にシリコン酸化 終わよびシリコン酸化族からなる二階絶縁膜を腐 えた保治(以下「UNOB」(Motal — Bilicon Nitrido — Bilicon Oxido — Bilicon)という。) の半事体配場換機の改良に調する。

近年、絶岐ゲートは昇効果トランジスタ(IG PBI)のテヤンネル上のゲート絶鉄膜中で、世 研を細数単位に繋状することにより生じる関値変化を利用した中等体配域装置が開発されている。 200日構造による中等体装置もとの一様であつて、ゲート電極と悲极間、あるいはゲート電気と チャンネル間に、電圧を加えることにより捕獲を 荷の極性また性量が変えられる絶縁ゲート電界効果不揮発性メモリトランジスタを備えている。

2

特昭 昭55-65473 (2)

使つて一定の角去放圧では十分に消去できなくな る。

本発明はこれを改良するもので、界面の組織準位を大きくするとともに、 哲様包荷がゲート電篷 頃にサークすることのない装 健であつて、 低電圧 登込かよび消去を可能とし、 能は保持時間の扱い 投資を提供することを目的とする。

本務明は、シリコン酸化酸とシリコン盤化酸と の昇面に敵化タンクステンが分子状に形成された 解産を特徴とする。

ホールの羽台にも突厥するととができる。

次に契施例図面により説明する。

間は、本発射炎施例のM N O S が設半等存款値の断面構造図である。 剪で、 1 はシリコン基板、 2 はソース関係、 3 はドレイン関係を示す。 4 はシリコン酸化酸、 5 はシリコン窒化酸である。 6 はアルミニウムのゲート関係である。 シリコン酸化酸 4 とシリコン閉化酸 5 との間に、酸化タングステン7 が分子状に配尿形成されている状態を示す。 蚊化タングステン7 が分子状に配尿形成されている状態を示す。 蚊化タングステン 7 の必足は 5 × 10<sup>15</sup> s tm/d 程度である。

この例では酸化タングステン原子が、シリコン 強化膜あるいはシリコンか化膜の関係を低減させ ることなく、良好な結果が得られた。情報の配は 保持時間が長くなり、優れた不得発性記憶強微が 得られることがわかつた。この構造によれば、記 低供持時間が10年程度の該性を得るととも可能 と答えられる。 ことに限化タンクステンとは主として $\Psi0_8$ であり、または $\Psi0_2$ もしくは $\Psi0$ またはこれらの2以上の混合物である。また分子状とは、 $1\times10^{14}$ ~ $1\times10^{16}$  atm/cd、好ましくは $8\times10^{14}$ ~ $2\times10^{18}$  atm/cd の分布状態をいう。

本殊明は磐秋電荷がエレクトロンの場合にも、

## 4. 啓河の簡単な説明

1 … シリコン茜板、 2 … ソース、 3 … ドレイン、 4 … シリコン酸化膜、 5 … シリコン強化膜、 6 … アルミニウムゲート電砲、 7 …酸化ダングステン。

> 特許出版人 日本 包 気 株 式 会 社 代理人 弁职士 并 出 道 华

特照 昭55-65473(3)

